Introduzione

Esame

- Prova di teoria (17-15 punti) da superare con almeno 12 punti
- Prova di progetto (12-30 punti) svolta dopo teoria, esercizi pratici

Questa materia tratta l'elaborazione delle informazioni.


Un'informazione è un'entità astratta in grado di arricchire la conoscenza.

Due possibilità rappresentano la "base minimale" di informazione (es 0 e 1, testo o cifre, ...). L'informazione è più "efficace" nel caso di più alternative.

L'informazione deprimere una scelta da un insieme di possibili alternative. (esempio informazione: lo 0 in un sistema binario, l'orario segno lo di un orologio tra le 24 60 possibili alternative, ...)

L'informazione può essere elaborata per ricavare altre informazioni

ES ESITI DEI CANCI



Studieremo come si realizza l'hardware di un calcolatore che elaboratore.





Il mondo in cui rappresentiamo l'informazione è detto segnale, una grandezza fisica legata da persona un fisico misurabile, nel caso di elaboratori elettronici è comunque tramite segnali elettrici (basati ad esempio sulle onde elettromagnetiche).

Un segnale descrive il comportamento di una grandezza fisica, il cui valore varia nel tempo.


- Segnale analogico: ogni rappresentazione di quantità dinamiche "continue" = rappresentano un segnale

- Segnale digitale: solo alcune variazioni della grandezza fisica rappresentano informazione ammesse (es solo quando si passa da un intervallo x a uno invece valido y)
- Segnale binario: segnale digitale caratterizzato da due possibili valori





→ segnale digitale è fatto sempre su un segnale analogico per-cui stante!




→ segnale binario


Con un numero sufficiente di "intervalli binari" posso costruire qualsiasi segnale. È alla base di qualsiasi sistema elettronico. Un segnale analogico può comunque essere rappresentato da tanti segnali binari.

Codifica

Qualsiasi tipo di rappresentazione di stacco il segnale da trasmettere. L'uso di segnali digitali in particolare è un segnale analogico permette maggior robustezza al rumore



Rumore che causa variazione di segnale
⇒ il segnale digitale rispetta comunque high (H) (1).



⇒ se il rumore è però troppo forte, il segnale digitale potrebbe comunque essere alterato.

Ma conseguenza che il segnale binario è il più robusto un attributo (calcolo che per distacchi esistono il segnale finale risulta comunque distinguibile.

ES Se il colore è un segnale digitale, un pixel va a digitalizzare tale segnale come tre valori numerici che di una scala da 0 a 255

Elaborazione delle informazioni di sistemi digitali

- Digitalizzazione dell'informazione (conversione A/D)
- Trasmissione dell'informazione (es. dalla fotocamera al processore)
- Elaborazione vera propria di uno o più sistemi digitali (DE)
- Eventuale riconversione in segnale analogico (conversione D/A)



T= TRANSMIT
R= RECEIVE

Quindi ricordate si possono avere più informazioni e più trasmissioni. Un ricevi l'informazione deve subire correttamente corrompere anticipazioni le informazioni ricevute.

Elaborare informazioni ha un costo di

- tempo (propagazione dei segnali/accesso)
- energia (elettrica, meccanica, ...)
- spazio (superficie di silicio, spazio occupato in una stanza, ...)

Un sistema di elaborazione si definisce ottimo se impiega la minor quantità possibile di risorse

- nessun sistema stanno sistemi ottimi in assoluto
- un sistema reale può essere ottimo rispetto a un insieme parametri, a discapito degli altri. (es. un segnale velocissimo, a discapito del consumo energetico)
- Trade-off = compromesso tra i diversi parametri, raggiungo di un certo sistema (es. un segnale abbastanza veloce e un buon consumo energetico)

CPU, GPU, ecc. sono sistemi digitali. In questo corso ne studieremo i principi fondamentali

I sistemi di elaborazione fisici (microprocessori, ecc.) sono in grado di processare segnali digitali

Reti logiche

Una rete logica è un modello astratto di una macchina digitale fisica. Una rete logica costituisce struttura e comportamento della macchina. Una rete logica NON descrive la realizzazione fisica della macchina. È appunto un progetto astratto (un modello astratto) di una macchina fisica

ES. impareremo a progettare una rete logica che descrive un sommatore $\frac{\text{digit}}{\text{di elaboratori}}$ (a 32 numeri), che poi molto presto può essere anche realizzato tramite componenti elettronici.

Una rete logica può a sua volta essere scomposta in componenti più semplici di la componenti o astratti in un'entità più generica di la rappresenta.

ES.



LIVELLO ARCHITETTONICO

LIVELLO LOGICO descrive come i vari componenti interagiscono tra loro

LIVELLO FISICO come i componenti sono realizzati a livello fisico

Questo corso si tratta il livello logico

Corso di calcolatori elettronici si tratta il livello fisico

DESCRIZIONE DEL COMPORTAMENTO (COSA FA)
↓ SINTESI
DESCRIZIONE DELLA STRUTTURA (COME FA)
↑ ANALISI

Lezione 17/09/25

DESCRIZIONE DEL COMPORTAMENTO (COSA FA)
↓ SINTESI
DESCRIZIONE DELLA STRUTTURA (COME FARLO)
↑ ANALISI

ANALISI: Comprendere il comportamento di una rete già esistente
SINTESI: Tradurre il comportamento richiesto in una rete logica

Comportamento di una rete logica: descrivere la relazione fra ingressi e uscite desiderate. Si può descrivere il comportamento tramite vari strumenti:
- testo
- diagrammi
- tabelle
- ...

E.s. multiplexer: una rete ha 3 ingressi: A, B, C (↑ ingressi) se C=0, l'uscita vale A, altrimenti B
Possiamo rappresentare in vari modi questa rete:



C	Y
0	A
1	B

↳ tabella semplificata: la tabella giusta sarebbe $(2^3$ variabili (A,B,C possono essere 0 o 1 $\Rightarrow 2^3$ possibilità)

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Quante X deve essere A, B o C per avere uscita vera

Modello black-box (chiusa box) $\Rightarrow$ non mi servono le componenti



$y = M(A,B,C)$

Modello white-box (open-box) $\Rightarrow$ mi servono le componenti



$y = M_2[M_1(A,C), M_1(B,C)]$

In realtà, i loro valori, M_1, M_2 e M_3 sono black-box

Composizione: insieme di reti logiche che formano reti logiche ricorsivamente. Una rete logica può essere decomposta in sotto-reti logiche. La decomposizione può avvenire fino al raggiungimento delle reti logiche primarie, dette gate logici.
In realtà, M_1, M_2 e M_3 di un multiplexer sono gate logici.
I gate logici rappresentano operazioni elementari. Pensiamo ad esempio combinabile più multiplexer (comportiamo) per creare reti logiche più complesse.
Es. stiamo 3 tipi di composizione (M_1 e M_2 due reti)
- In serie



$w = M_2(M_1(i))$

- In parallelo



$\begin{cases} w_1 = M_1(i) \\ w_2 = M_2(i) \end{cases}$

- Ricorsione



$w = M_1(w,s)$
$s = M_2(w)$
$\Rightarrow w = M_1(i, M_2(w))$

Con la ricorsione stiamo semplicemente ritardando anche un meccanismo di memoria. Ma processo è: l'ingresso va sia dove è successo nella iterazione precedente (s = stato) ha ottenuto l'uscita elaborato da M_1 e la ritardiamo con un'informazione utile a M_1. Ogni volta che ricevono una ingresso produciamo un'uscita e leggiamo anche lo stato (il ricordo) della rete.

Si ricorda che nonostante le reti siano astrazioni, esse vengono implementate fisicamente tramite transistor. Molte realtà, quando si elaborazioni produce ritardo (T) tra ingresso e uscita. Il modo in cui componiamo la rete impatta il ritardo:
- In serie: $T = T_1 + T_2$
- In parallelo: $T = \max(T_1, T_2)$
- Ricorsione: $T \geq 0$ perché M_1 e M_2 si implementano in cascata

Reti combinatorie: realizzate unicamente tramite composizione in serie o in parallelo $\Rightarrow$ dipendono solamente dagli ingressi e uscite $\Rightarrow$ non hanno stato
Reti sequenziali: realizzate mediante ricorsione (anche a cicli parziali) in cui è possibile creare un ciclo di dipendenza per via delle frecce in senso antiorario dello stato. A seconda della complessità, una rete può anche tenere a memoria risultati di n iterazioni precedenti $\Rightarrow$ relazioni non immediate fra ingressi e uscite

Rappresentare le informazioni

Quali è la lingua che i sistemi digitali devono parlare per comunicare tra di loro? Usiamo come rappresentazione (informazione)?
Un codice (linguaggio) che usa solo due simboli è detto binario. In generale, uno stringa è un'informazione descritta da una sequenza ordinata di simboli. Esempi di codice binari: 0 e 1, A e B, vero e falso, ...
Esempi di stringhe: 0011, ABBAA, ...
Nel caso di codice binario, la singola cifra è definita bit. I sistemi digitali gestiscono un codice binario
multipli di 8 bit
byte = 8 bit

Possiamo identificare più significati a quella sequenza di bit
Nel momento il codice ASCII è $\rightarrow$ 1 a 1
- Una codifica a $\begin{cases} 3 \text{ bit} \Rightarrow 8 \text{ combinazioni} \\ 4 \text{ bit} \Rightarrow 16 \text{ combinazioni} \end{cases}$ (3 bit)
  codice = linguaggio come detto prima

è un linguaggio dotato sua codice (linguaggio) binario
capire come si differenziano tra combinazioni, configurazioni.
Un codice è detto ridondante se usa un numero non di combinazioni superiore alle possibili n configurazioni
Es. 00 mondo 01 Sole 10 cielo 11 mare $\Rightarrow$ non ridondante
0000 mondo 0001 Sole 0010 cielo 0011 mare $\Rightarrow$ ridondante
↑ 16 possibili combinazioni ma ne usiamo solo 4
Un codice ridondante mira a per fare un male

Distanza tra configurazioni: 0000 e 1000 due diff diverse $\Rightarrow$ distanza 1
Nel caso di 4 bit con sole 4 combinazioni la distanza minima è 2
La distanza è data non dal numero di bit di differenza, ma dalla posizione di tali bit nelle configurazioni.

Codice decentrati: non hanno valori numerici: 0 e 1 sono solo simboli, del tutto equivalenti ad A e B
Esistono codici, detti sistemi numerici: un simbolo ha uno significato numerico (es. alfabeto romano)
Algebra romana $\Rightarrow$ sistema numerico non posizionale (V è sempre 5 a prescindere dalla posizione)
Sistema numerico arabo $\Rightarrow$ sistema numerico posizionale (5 rappresenta cinque, 5 decine, 5 centinaia, ... a seconda della posizione)

In un sistema posizionale è molto più semplice eseguire calcoli.
Un sistema posizionale è definito dal numero di simboli che lo compone
- Sist decimale: caratterizzato da 10 simboli, da 0 a 9
2025 = $2 \cdot 10^3 + 0 \cdot 10^2 + 2 \cdot 10^1 + 5 \cdot 10^0 = 2025$
- Un base 6 utilizzato
$2025_6 = 2 \cdot 6^3 + 1 \cdot 6^2 + 2 \cdot 6^1 + 1 \cdot 6^0$
Dunque è necessario esplicitare la base per comunicare il significato numerico
$2025_6 \neq 2025_{10}$ (2025 è una stringa)

Per progettare reti logiche è necessario conoscere l'algebra binaria

La base b di un sistema numerico determina il numero rappresentabile a partire da lunghezza della stringa. Es base 10 e stringhe di lunghezza 4 rappresentano 10^4 numeri (da 0000 a 9999)
Se b=2: si parla di sistema numerico binario dunque con il codice binario possiamo codificare un numero attribuire significato numerico di simboli (se noti) oppure parlo (sistema numerico binario, usato alla base di ogni sistema digitale).
n = numero massimo = $b^n - 1$

Lezione 23/04/25

Conversione binario decimale

1 1 0 1

$1 \cdot 2^3 + 1 \cdot 2^2 + 0 + 1 \cdot 2^0$ $\Rightarrow$ 13_{10} "in base 10"

Conversione decimale binario

13 : 2 = 6	r 1	↑
6 : 2 = 3	r 0	↑
3 : 2 = 1	r 1	↑
1 : 2 = (0)	r 1	↑

$\Rightarrow 1101_2$ in base 2

Ci si ferma a 0

Questo algoritmo vale per qualsiasi base rispetto alla base 10

SISTEMA ESADECIMALE

I simboli che lo compongono sono 0, ..., 9, A, B, C, D, E, F

(con A, B, C, D, E, F corrispondenti a valori numerici 10, 12, 13, 14, 15)

ES: h_A = base esadecimale

12_A

$1 \cdot 16^1 + 2 \cdot 16^0 = 18$ (10) $16^1 + 0 \cdot 16^0 = 160$

È utile perché $16 = 2^4$ $\Rightarrow$ si possono rappresentare stringhe di bit in modo molto più compatto. Questo è comodo da convertire una stringa binaria in una stringa decimale in modo molto semplice

ES.

0010 1001 0111 0100 1011 0010 1010

Scomponiamo in nibbles

0 0101 0010 1111 0100 1011 0010 1010 = 052F4B2A

DECIMALE	BINARIO	ESADECIMALE
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	1001	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F

I numeri esadecimali si usano ad esempio per rappresentare indirizzi sui computer; in quanto da facile conversione in binario e migliori leggibilità

OPERAZIONI ARITMETICHE TRA BINARI

Addizioni e sottrazioni si svolgono esattamente come nel decimale

2^7	2^6	2^5	2^4	2^3	2^2	2^1	2^0	
	1	1	1	1				
	1	1	0	1	0			← 26 +
	0	0	1	1	1			← 7 =
1	0	0	0	0	1			← 33

Per prodotti e divisioni invece, come nel caso decimale, si possono individuare algoritmi simili

1 1 0 1 X	1 3	
1 0 0 =	4 =	
0 0 0 0	52	
0 0 0 0 —		
1 1 0 1 —		
1 1 0 1 0 0		

Divisione (da capire)

In ogni caso si basano sempre su somme e sottrazioni


Inoltre, nelle operazioni in cui compaiono potenze di 2, i calcoli si semplificano

$1001 \times 100 = 100100$ } aggiungo 2 zeri

$11 \times 1000 = 11000$ }

$11001 / 100 =$ "$110,01$" $= 110$ con resto 01, come nel decimale quando divido per 10

Con n bit, siamo in overflow se il numero di bit del risultato dell'operazione è $> n$



si intende che il valore restituito dal sommatore non è corretto (gli manca un 1)

NUMERI BINARI CON SEGNO

Esistono due codifiche per rappresentare numeri negativi

- Segno - valore assoluto: il primo bit rappresenta il segno - (1) o +, il resto del numero è il valore assoluto

ES. -37 = 1 00101 (1 = segno, 00101 = 37)

- Complemento a 2: il primo bit codifica una quantità negativa, i rimanenti codificano quantità positive

1 0 1 1 0 1 1 = -75

-64 +11

Utilizzeremo principalmente il complemento a 2

Proprietà: dato un numero binario N di n bit, il suo complemento a 2 è la quantità da sommare per ottenere 2^n

$^2N = 2^n - N$

si può anche ottenere l'opposto invertendo 0 a 1 e sommando +1 al valore ottenuto

1011 $\Rightarrow$ 0100 + 1 = 0101

↓ -0 ↓

-11+5 = -5 → 5

opposti

Il metodo segno-valore assoluto ha il problema che 1000 e 0000 rappresentano entrambi 0 (2 rappresentazioni del numero di 0)

Il complemento a 2 ha invece molti vantaggi, tra cui il fatto che somme e sottrazioni possono essere svolte indicando lo stesso algoritmo.

Siano A e B entrambi numeri in complemento a 2, si può calcolare A-B come A+B, dove A+B'+1 con B'=B invertito di uno e 1

ES. -37 + 10

10110 11 ← riporti

00 10 10 =

11 01 0 1 → 00100 + 1 = 00 100 11 = -19

ops!


Anche con numeri in complemento a 2 si può avere overflow. Tuttavia, il risultato ottenuto dal calcolatore è incerto internamente di utilità di overflow in alcuni casi. L'overflow non si deve mentire, in altri si. Bisogna guardare gli ultimi due riporti, non solo l'ultimo

(1) riporti	(2) riporti	(3) riporti	(4) riporti	
0111 +	1100 +	0001 +	0111 +	
0111 =	1000 =	0110 =	0111 =	
1110	11100	0 0111	01110	ci vanno i RISULTATI del calcolatore a 4 bit

- Ultimi 2 riporti diversi $\Rightarrow$ overflow
- Ultimi 2 riporti uguali $\Rightarrow$ non overflow (il risultato è positivo)

Il sommatore fa sempre la stessa cosa, siamo noi "umani" che interpretiamo il suo risultato in modo specifico quando


Lezione 24/04/25



Half-adder: rete che somma 2 bit

Full-adder: rete che somma 3 bit ⇒ formato da due HA

FA:



sistema black-box

p e q riporti delle due somme ⇒ il resto è dato dal massimo tra i due riporti

ALTRI TIPI DI CODICE

- Codice Gray: codice nel quale due configurazioni adiacenti hanno distanza 1. Ad esempio, 001, 101, 111, 011 nel sist binario "normale", la sequenza successiva sarebbe 001, 010, ...


distanza 2 per queste due configurazioni adiacenti

Questa garanzia che ci dà il codice Gray risulta molto utile nella progettazione di alcune reti logiche, in quanto nel normale codice binario il passaggio (ad esempio) tra 001 e 010 implichi un piccolissimo intervallo di tempo in cui si avrà una configurazione errata, in quanto fisicamente è impossibile che due bit cambino esattamente insieme. Codificando invece il segnale tramite codice Gray, evitiamo questo fenomeno cambiamento simultaneo dei bit, che in modo sistema causa problemi (perché arriva un segnale in più, quello del primo bit che cambia, che implica un segnale inadeguato).

Si può realizzare una rete logica che passi in valori a n bit in codice Gray restituisca in valori a n bit in binario "normale" (o viceversa).

Codifica a 7 segmenti

Utilizzato nei vecchi display per rappresentare numeri binari sotto forma di numeri leggibili



Logica della rete logica da qui molto difficile (deve descrivere la relazione tra i numeri binari da 0 a 15 e le corrispondenti 7 stringhe rappresentative)

Rete combinatoria = rete che trasforma una configurazione binaria in un'altra (numa dipendente dal tempo) (es: rete per la codifica a 7 segmenti, rete binario-gray, ...)

Nota: nella cod. a 7 segmenti, il sistema binario non ha significato numerico

Cosa potrebbe chiedervi all'esame di voi dato primario

Fare affidamento agli esami dell'ultimo anno, sono quelli più vicini, quelli più recenti sono più facili.

ESEMPIO DI ESERCIZI:

- conversione — più comuni: · complemento a 2 ($_{2}C$) → decimale
  · segno-valore assoluto → decimale
  · esadecimale
- somma tra num. binari con e overflow. Studio come vuole che venga compilata la tabella
- altro (dipenderà specie sul codice binario, prodotto/divisione per potenze di due, ...)

PROVA

1) binario → segno-valore assoluto

- 1111 = −7
- 11111111 = −127
- 0001 = 1
- 00000001 = 1
- 1000 = 0
- 10000000 =

2) Moltiplicazioni e si ricavi la regola generale

13 : 2	1101	26	00110100
13 : 4	1101	52	00110100
5 : 2	101	10	00001010
5 : 4	101	20	00010100
10 : 8	1010	80	01010000

in 8 bit!

Regola generale per la moltiplicazione per potenze di 2:


Aggiungere n zeri al numero N, con 2^n potenza di 2

3) Si riempia la tabella sottostante, nell'ipotesi che le configurazioni a e b vengano mandati in ingresso a un sommatore a 4 bit che ne calcola la somma e genera anche i bit di Cout e overflow

	1 1 1			
a →	0 0 1 0		2	+2
b →	1 1 1 1		15	−1
	1000 1			
	0 0 0 1		1	1
	1			
	0			
			M0	S1
			COUT	OVERFLOW

Lezione 30/04/25


Una rete logica combinatoria implementa una relazione fra variabili binarie in ingresso e in uscita. ↓ Altro?



Una funzione di n variabili (binarie) in ingresso avrà 2^n possibili valori d'uscita. Una funzione può essere descritta in vari modi, ad esempio tabelle della verità, mappa di Karnaugh, forme d'onda. Descrivere una funzione significa enumerare le 1e coppie di ingresso-uscita.

TABELLA DELLA VERITÀ

Associa a ogni coppia ingresso-uscita il valore desiderato a seconda della funzione da descrivere.



Un sommatore a 4 bit ha 8 variabili d'ingresso: 4 bit del primo numero da sommare e 4 del secondo.


MAPPE DI KARNAUGH

Mappa bidimensionale, in cui le variabili sono divise tra i due assi.



Dunque la tabella di Karnaugh è come una tabella di verità "spalmata" su due dimensioni. Utile per ridurre il costo APPROFONDIRE

Celle adiacenti sono celle di configurazioni a distanza di 1, questo grazie alla codifica gray dei valori di ingresso.






Man mano che una variabile in tabella è molto influente


Un altro modo più intuitivo per trovare le celle adiacenti è dividere la tabella in 2^{m-n} mappe da n bit. Poi per ogni n considero fisso, implicito, mentre m, il valore delle altre variabili.

Es 5 ingressi. 2^{5-4} Tabelle $\Rightarrow$ 2 tabelle




FORME D'ONDA

Consistono nel visualizzare le variabili come segnali binari. Grazie a ciò risulta meno rappresentare delle tabelle il cui valore muta a seconda la stessa possibilità (tipi combinatori) ma le cui uscite cambiano troppo in funzione del tempo.



Molto a volte non tutte le combinazioni d'ingresso sono significative per la rete logica (es convertitore binario-BCD) Questo si riflette in realtà un grosso vantaggio nella progettazione.



Quando sviluppiamo una rete logica con funzione incompleta non può avere valori $\neq$ da 0 e 1, dunque a sistema conviene dire 0 e 1 a piacere (in funzione). Molti rappresentano ad es anche massimizzando non si possono rappresentare tabelle.

ALGEBRA DI COMMUTATIVE

Il numero di combinazioni possibile di n variabili binarie d'ingresso è, come già visto, 2^n (es 4 bit $\rightarrow$ 4 V binarie $\rightarrow$ 16 combinazioni)

$\Rightarrow$ per ogni configurazione, il posto avrà valore 0 o 1

$\Rightarrow$ per m ingressi, a sistema k^{m} combinazioni (convenzionale $1 \Rightarrow 2^m$ valori ottenuti ricordo l'esempio di forme onde e

$\Rightarrow$ sono possibili $f k^{(k^m)}$ funzioni

Es

	I2	I1	I0	F3	F2	F1	F0
- 1 var. di ingresso	0	0	1	0	1	0	1
	1	0	0	1	1	0	0

← k^2 possibili funzioni in uscita

NOT logica

funzione identità (= ingressi)

- 2 Variabili d'ingresso $\Rightarrow k^{k^2} = 16$ possibili funzioni in uscita

I1	I0	f3	f2	f1	f0	f5	f4	f7	f6	f9	f8	fb	fa	fd	fc	ff	fe
0	0	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
0	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	0	0	1	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	1	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1

Alcune di queste funzioni sono molto importanti.

Il minimo (AND logica $\Rightarrow$ restituisce il minimo tra due input $\Rightarrow$ massimo / OR logica $\Rightarrow$ restituisce il massimo tra due input

Le XOR (Funzione di parità pari) $\Rightarrow$ restituisce 1 se I0 e I1 sono diversi

Le XNOR (Funzione di parità dispari) $\Rightarrow$ restituisce 1 se I0 e I1 sono uguali

Le operazioni AND, OR e NOT sono le tre operazioni logiche dell'algebra della commutazione (o Booleana), le strumento più semplice per la sintesi, cioè reti logiche combinatorie

Questo teorema dice che ogni funzione combinatoria complessa: combinazionale tra di loro, è possibile realizzarla quella di funzione di un numero qualsiasi di variabili d'ingresso

	Simbolo	Postulato	Cosa fa	Operatore logico (GATE)
AND	$\wedge$ (.)	0 · 0 = 0 0 · 1 = 0 1 · 0 = 0 1 · 1 = 1	Restituisce "vero" se tutte le proposizioni sono vere (prodotto logico)	x, y → e
OR	$\vee$ (+)	0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1	Restituisce "vero" se almeno una delle proposizioni è vera (somma logica)	x, y → e
NOT	$\neg$ ($\bar{0}$!)	$\bar{0} = 1$ $\bar{1} = 0$	Restituisce l'opposto di una proposizione (complementazione)	→ e o solo con pallino quando collegato a un altro gate (es →)

Possiamo anche rappresentare sotto forma di espressioni ingressi e uscite

Es. (x+y) !z !o

x	y	z	E
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

Esempio di conseguenza della proprietà



PROPRIETÀ DELL'ALGEBRA DI COMMUTAZIONE

- Proprietà commutativa e associativa

$x \vee y = y \wedge x \qquad x \vee y = x \wedge y \qquad x \vee (y \vee z) = (x \vee y) \vee z$

- Proprietà distributiva

$x \cdot (y + z) = x \cdot y + x \cdot z \qquad x + (y \cdot z) = (x + y) \cdot (x + z)$

- Altre

$x \wedge x = x \qquad x \vee x = x \qquad \bar{0} \wedge x = x \qquad x \vee 0 = x \qquad x \wedge 0 = 0 \qquad x \vee 1 = 1$

$x \wedge \bar{x} = 0 \qquad x \vee \bar{x} = 1$

- Legge di De Morgan — conseguenza della doppia $\bar{\bar{x}} = x$ — E: espressione

$\overline{(x \vee y)} = \bar{x} \wedge \bar{y} \qquad \overline{(x \wedge y)} = \bar{x} \vee \bar{y}$

A e B generici simboli di un dato numero (espressioni o 0 o 1)

- Teorema dell'assorbimento

$A \wedge (A \vee x) = A \qquad (A) \cdot (A \vee x) = A \qquad A + \bar{A} \cdot x = A + B \cdot x \qquad (A) \cdot (\bar{A} + x) = A \cdot x$

- Teorema di espansione (caso particolare del teorema di Shannon)

$A = x \cdot A + \bar{x} \cdot A \qquad A = (x + A) \cdot (\bar{x} + A)$

- Teorema del consenso

$x \cdot y + \bar{x} \cdot z + y \cdot z = x \cdot y + \bar{x} \cdot z \qquad (x + y) \cdot (\bar{x} + z) \cdot (y + z) = (x + y) \cdot (\bar{x} + z)$

$x + \bar{x} \cdot y = x + y$

ESPRESSIONE DUALE

E^d espressione duale: espressione ottenuta a partire da un espressione E a scambiando tra loro somma e prodotto, per es. uno

L'espressione duale della duale: equivale all'espressione di partenza E

L'operazione AND è la duale dell'operazione OR.

a, b e c $\Rightarrow$ no address $\Rightarrow$ a, b e c

? E^d ? (E^{dd}) ?

AND OR AND

Ogni operazione logica di base può essere facilmente realizzata tramite un circuito elettronico digitale.



Lezione 01/10/25

tabella della verità

È possibile realizzare una rete logica a partire dalla sua tdv, attraverso le espressioni.

Si definisce espressione normale una espressione del tipo somma di prodotti (SP) o prodotto di somme (PS) → rappresentabile con al più 2 ggte in serie.



Una espressione normale può essere:

- canonica: comprendono tutti gli ingressi in ciascun termine prodotto/somma, canonica = identicamente. La rimozione di un qualsiasi termine rende il risultato → → ricavate tramite semplificazione dell'espressione. Non per forza comprende tutti gli ingressi.

Nota: poiché anche possibile ricavare rete logica da espressione non normale o anche senza ricavare espressione (tramite diretta) (richiede esperienza).

SINTESI CANONICA SP (il primo metodo di sintesi di Shannon)

Osservando le righe di una tdv, si possono identificare le congiunzioni per le quali l'uscita della rete vale 1.

Consideriamo una uscita alla volta (una riga alla volta)

Viene data una tabella quantificando la configurazione che si desidera 1 come uscita. Traduciamo ogni configurazione in un termine NOT

Traduciamo poi ogni configurazione in un prodotto (AND) → ne darà effettivamente 1 before, poiché l'OR tra le espressioni

x	y	z	F	
0	0	0	0	
0	0	1	1	⇒ $\bar{x}\bar{y}z$
0	1	0	1	⇒ $\bar{x}y\bar{z}$
0	1	1	0	
1	0	0	1	⇒ $x\bar{y}\bar{z}$
1	0	1	0	⇒ $x\bar{y}z$
1	1	0	1	$xy\bar{z}$
1	1	1	1	xyz

OR ⇒ $(\bar{x}\bar{y}z)+(\bar{x}y\bar{z})+(x\bar{y}\bar{z})+(xy\bar{z})+(xyz)$

↓ schema a somma logica ①

↳ tutti mintermini

↑

Essendo tutta tramite sintesi combinatoria → ogni espressione (a quanti ogni gate) una livelli gli ingressi. → può essere ridondante (come in questo caso.

Per semplificarla → possiamo applicare teoremi e proprietà dell'algebra booleana

SINTESI CANONICA PS

Sperfettando il principio di dualità, posso fare "il contrario"

- Conosciuto le configurazioni per cui l'uscita è 0, negandole ne 1 in modo da ricavare (OR) poco 0.
- Faccio ciò con ogni uscita → delle maxtermini
- Faccio l'and finale

x	y	z	F	
0	0	0	0	⇒ $x+y+z$
0	0	1	1	
0	1	0	1	
0	1	1	0	⇒ $x+\bar{y}+\bar{z}$
1	0	0	1	
1	0	1	0	⇒ $\bar{x}+\bar{y}+z$
1	1	0	1	
1	1	1	1	

↳ maxtermini

AND ⇒ $(x+y+z)\cdot(x+\bar{y}+\bar{z})\cdot(\bar{x}+\bar{y}+z)$

↓ schema logica ②

ecc. equivalenti

↑

① e ② sono diverse ma descrivono entrambe la stessa logica applicando il principio di dualità possiamo passare da una SP a una PS (non per forza uguali all'SP/PS "most valid")

Mostrano da ① è più semplice di ②. Comunque per scegliere da approccio usare bisogna guardare se ci sono più uscite 1 o più uscite 0 e usare SP o PS di conseguenza

Una volta progettata la rete logica, possiamo creare più concretamente il circuito.

Nella realtà, es. stanno disponibili del tipo



In un gate sono realizzati tramite transistor, opportunamente disposti, e si sono fisici di ingresso e uscita da cui prelevare/mettere segnale e corrente.

Alcuni nomi di questi circuiti: SN74x04, SN74x32, ...

In un software l'elaborazione richiede tempo → c'è ritardo. Per ora lo ignoriamo, poi. Le prestazioni temporali in combinatorie. Il ritardo totale di un circuito è la somma dei ritardi delle sue componenti.

Facciamo ora la sintesi. di qualche rete combinatoria un'espressione, utilizzeremo prima patrimoniale SP

MULTIPLEXER (importante, su esame)

MULTIPLEXER A DUE VIE

Tre ingressi: A,B (ingressi) & C (Segnale di controllo), uscita Z

logica: se C=0 ⇒ Z=A, altrimenti Z=B

$Z = !ABC + A!B!C + AB!C + ABC$ ← giusta ma ridondante


Semplifichiamo

$A!C\ (\frac{B+\bar{B}}{1}A) \Rightarrow Z = A!C + ? \Rightarrow Z = A!C$

$BC\ (!A+A) = BC$ ← costo minimo (minimizza n. di gates utilizzati)

$\Rightarrow Z = A!C + BC$ ← espressione minimale (non sempre fisicabile)


⇒ schema logico finale:



MULTIPLEXER A 4 VIE


Si avranno 2^n ingressi e n segnali di controllo

In uno schematicino, rappresentiamo (Vision box) un MUX (multiplexer) così



Guardato un schematicino di un MUX a più variabile (rende da c'è un ragionamento logico per mano stato e valutare la tdv a più variabile). ① (usando i mintermini).

Posso anche realizzare un multiplexer a 2^n vie come composizione di più multiplexer a 2 vie ②



↳ è necessario! (non ottimo)

Lo svantaggio dell'approccio ② è da aumento i livelli ⇒ aumento il ritardo. Conviene usare la realizzazione ④. (Logicamente produce ritardo)

A volte conviene usare un approccio tipo ③, altre volte un approccio tipo ④ (compromissione di componenti). Ad esempio, per il multiplexer conviene l'approccio ④, per un sommatore vedremo che conviene un approccio ②.

Nota: progettualmente, non sono così utilizzati, perché "Standard on if"

DEMUX

Rete con 2 ingressi: I (ingresso), C (segnale di controllo) e 2 uscite (Z_0,Z_1).

Il demux fa il contrario del mux, scegliendo quale uscita selezionare: se C=0, I appare sull'uscita Z_0, altrimenti sull'uscita Z_1


$Z_0 = I!C$

$Z_1 = IC$

schema logico




Il simbolo molto schematico è, evidentemente,



Anche un quadro con passi una regolarità, per la costruzione di un DEMUX a 2^n vie, per mantenimento/maxtermini → ne per composizione di DEMUX più piccoli

PRIME IN CASA




A	B	C	Z
m₀	0	0	0
m₁	0	0	1
m₂	0	1	0
m₃	0	1	1
m₄	1	0	0
m₅	1	0	1
m₆	1	1	0
m₇	1	1	1

C=0 ⇒ A

C=1 ⇒ B

Affinché S=0 A, B=1, C dovranno essere = 0 negati, poiché 1 ne vuol un prodotto per passare A nullo AND



TDV MUX A 2 VIE

c_2	c_1	c_0	
0	0	0	A
0	0	1	B
0	1	0	C
...			

A B C D E F G H c_2 c_1 c_0

Solo se siamo fuori 1 in posizione dell'and

Lezione 14/10/25

DECODER


$a\ 2^m$ v.c.

È equivalente a un demux, ma in cui l'ingresso è sempre 1.

Dunque un ingresso costante attiverà una e una sola uscita, a seconda della t.d.v. È una rete che realizza una conversione da codice binario a codice decimale

t.d.v

c_1	c_0	z_3	z_2	z_1	z_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0




↑ come un mux, simile a OR

Il decoder è un generatore di mintermini a m bit

↳ Approfondiamo questo e perdi il diagramma decoder

Per spegnere una rete si può usare un segnale detto "enable", ovvero un segnale che forza l'uscita a essere 0. Ciò si può realizzare in AND il segnale di enable (0 per spegnere o 1 per fare funzionare normalmente)




METTO UN SEGNALE ENABLE IN AND CON L'USCITA DI UN CIRCUITO

⇒ SE EN = 0 ⇒ AND = 0 ⇒ USCITA FINALE = 0

⇒ SE EN = 1 ⇒ AND ⇒ USCITA INALTERATA

Rappresentazione di un decoder:





Eventuale segnale di enable

Si usano anche per accedere a specifiche celle di memoria, con questo tipo di circuitero

Per realizzare un DEC a 6 bit (DEC6) $\left(6\ bit: 2^6\ uscite = 64\right)$ come un DEC a 3 bit (DEC3) sono necessari $\frac{64}{23} = 8 \Rightarrow$ sono necessari 8 DEC3.

Stesso discorso si applica anche per i multiplexer

Dunque, in generale, per avere un DECN tramite dei DECM, con $M < N$, occorrono $\frac{N}{2^M}$ DEC (vale anche per i MUX)

si può completare il circuito con un DEC più piccolo

ES. voglio costruire un DEC4 con dei DEC3 e DEC2

Riassumendo:

MUX: prende due input e restituisce un'uscita, in funzione del valore del segnale di controllo

DEMUX: prende un segnale in input e, a seconda del segnale di controllo, restituisce il segnale su una sola porta, lasciando le altre a zero

DEC: si considera un segnale in ingresso come costante a 1 oppure come dato ed un EN (quindi opportunamente anche 0 per spegnere il decoder). I N segnali di controllo selezionano una e una sola via (uscita che vale 1, le altre restano a 0. Utilizzato ad esempio per raggiungere una certa cella di memoria. Per questo può essere considerato come un DEMUX a ingresso fisso 1.



ENC: Effettua l'operazione opposto del decoder. Entra un ingresso costante, ci sono quelli dell'EN, e 2^N segnali di controllo, di cui solo uno alla volta può essere = 1. Sulla base di quale è uguale a 1, la t.d.v. indica la configurazione d'uscita (N bit)



es. 3 bit

C_0	C_1	C_2	C_3	C_4	C_5	C_6	C_7	z_2	z_1	z_0	
1	0	0	0	0	0	0	0	0	0	0	"configurazione d'uscita (più usata)"
0	1	0	0	0	0	0	0	0	0	1	
				...					...		

L'EN (ENABLE) è un collegamento in AND alle uscite di un componente, che può dare 1 (lascia invariato il comportamento della rete) o 0 (in AND diventa 0 ⇒ "spegne" la rete).

Anche nel caso di DEC e ENC, si possono avere a N vie. In generale, per i componenti visti (per la maggior parte DEC e MUX) vale da per avere un componente a N bit, costruibile con componenti a M bit, con $M < N$, sono necessari $\frac{2^N}{2^M}$ componenti. Si possono anche usare componenti di dimensione M diversa tra loro (es. 2 DEC3 e 1 DEC4 per formare un proc. DEC N)

SOMMATORE DI NUMERI BINARI

Ingressi: 2 numeri binari a 4 bit + carry in (riporto della somma precedente)

Uscite: Il numero binario a 4 bit corrispondente alla somma + carry out + overflow

Come già visto, si può realizzare con un HA (a 2 bit) + N-1 FA (a 3 bit)

Half-adder:


TDV

A	B	somma	riporto
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


Tramite SP

Somma: $A!B + !AB$

Resto: AB



≡



Full adder


A	B	C	Somma	Resto
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Tramite SP

Somma: $!A!BC + !AB!C + A!B!C + ABC$

Resto: $!ABC + A!BC + AB!C + ABC$

Essendo che la prima somma non ha carry-in possiamo realizzarlo con un half adder, e il resto con full adders:



sintesi diretta

Lezione 15/12/25

SINTESI MINIMA

Sintesi: che si occupa di ottimizzare, non solo in termini di livelli della rete ma anche di numero di componenti che la compongono, una rete logica

Riassunto su MINTERMINI e MAXTERMINI

A ogni riga della TDV è associato un termine

a	b	c	F(a,b,c)	
m_0	0	0	0	$\bar{a}\bar{b}\bar{c}$
m_1	0	0	1	$\bar{a}\bar{b}c$
m_2	0	1	0	$\bar{a}b\bar{c}$
m_3	0	1	0	$\bar{a}bc$
m_4	1	0	0	$a\bar{b}\bar{c}$
m_5	1	0	1	$a\bar{b}c$
m_6	1	1	1	$ab\bar{c}$
m_7	1	1	1	abc

Mintermini: prodotto logico che rappresenta una combinazione in cui l'uscita è 1, gli ingressi vengono presi come negati se valgono 0 maxitermini: somma logica che rappresenta una combinazione, in cui l'uscita è 0, gli ingressi vengono presi come negati se valgono 1

Una rete logica può essere semplicemente descritta mediante somma dei mintermini (SP) o tramite prodotto di maxitermini

3.2 Forme algebriche espressioni


Sintesi canonica → ottimizzazione in termini di livelli

Per ricavare espressioni semplificate da espressioni canoniche, è strutturato le adiacenze tra le configurazioni per cui F vale 1 (0). Fra due termini, due configurazioni adiacenti si differenziano tra di loro per un solo bit


⇒ si può sfruttare il principio di adiacenza per semplificare F

Es.

$F = \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C + ABC \Rightarrow F = \bar{A}C + BC$



Consideriamo una mappa di Karnaugh



↳ Raggruppamenti rettangolari.

↳ Ogni cella all'interno di un raggruppamento ha ordine p più p celle adiacenti.

In ogni raggruppamento c'è solo una variabile che non cambia (per adiacenza) ⇒ si può semplificare (sintesi minimo) l'espressione leggendo direttamente dalla tabella di Karnaugh. I raggruppamenti rettangolari, da cercare con quelli di celle contenenti solo 1 (e 0)

Es.



in $\bar{C}$ si vale sempre 1 ⇒ x_0 cambia ⇒ possiamo rimuovere x_0 per principio di adiacenza

↳ più grande è il raggruppamento, maggiore il numero di variabili eliminabile

Nota: i raggruppamenti devono contenere almeno una cella non coperta da altri raggruppamenti, altrimenti la cella non contribuisce alla semplificazione


che ci dà un numero di 2 $(P_0 = 2^0$ celle, $P_1 = 2^1$ celle, ...)

Si parla una variabile che è sempre 1, è a semplificare come le altre

Raggruppamenti da dimensioni massime vanno valutati implicanti primi

Se inoltre tali raggruppamenti contengono almeno una cella non coperta da altri raggruppamenti, allora esso individua gli implicanti primi essenziali

Es. ①


mappa di Karnaugh di una MUX a 2 vie
A\BC
00 01 11 10
0 0 0 1 1
1 0 1 1 0
Semplifico
Semplifico
Semplifico
Semplifico
F = $\bar{A}C + AB$
Implicanti, implicanti primi, implicanti essenziali
Semplifico
Semplifico
Semplifico
Semplifico

Lezione 22/10/25

Oltre all'algebra booleana esistono altri tipi di algebre utilizzate

ALGEBRE BINARIE

Ripercorrendo le possibili funzioni di due variabili binarie, abbiamo:

I_1 I_0	NOR (F_2)	NAND (F_3)
0 0	1	1
0 1	0	1
1 0	0	1
1 1	0	0

NOR  NAND 

ALGEBRA DEL NAND (NOR)

L'operatore NAND (NOR) è funzionalmente completo, ovvero è in grado di realizzare qualsiasi funzione di variabili binarie sfruttando l'uso di altri operatori.

Condizione sufficiente affinché un operatore sia funzionalmente completo è che attraverso esso si possano realizzare i gate dell'algebra di commutazione (AND, OR, NOT)

L'algebra del NAND è definita dai valori {0,1} e dall'operatore NAND $\uparrow$, l'algebra del NOR da $\{0,1\}$ e $\downarrow$.

OPERATORE	NEGALIZZAZIONE TRAMITE NAND	NEGALIZZAZIONE TRAMITE NOR
NOT : $!A$	$A \uparrow A$	$A \downarrow A$
AND : AB	$(A \uparrow B) \uparrow (A \uparrow B)$	$(A \downarrow A) \downarrow (B \downarrow B)$
OR : $A+B$	$(A \uparrow A) \uparrow (B \uparrow B)$	$(A \downarrow B) \downarrow (A \downarrow B)$

Lo XOR non è invece funzionalmente completo (richiede anche L'AND).

Da un punto di vista circuitale, NAND e NOR richiedono un minor numero di componenti (transistor) per essere realizzati.

SINTESI A NAND

È possibile effettuare una sintesi a NAND ($\uparrow$) a partire da un espressione SP. Se l'espressione SP è irriducibile, lo sarà anche quella a NAND.

Nota: il not si scrive anche con "'" $\Rightarrow !A = A'$

Algoritmo

$F = a \cdot b + c' \cdot d + c \cdot f + g$

$\downarrow$ S. sostituisco $\cdot$ con $\uparrow$ e $+$ con complementando i prodotti

$F = (a \uparrow b)' + (c \uparrow d)' + (c \uparrow f)' + g$

$\downarrow$ II e III de Morgan $A \uparrow B = \overline{A \cdot B}$ (e si complementano le variabili singole (es. g))

$F = ((a \uparrow b) \cdot (c' \uparrow d) \cdot (c \uparrow f)' \cdot g')'$

$\downarrow$ S. sostituisco $\cdot$ con $\uparrow$ e $+$ con complementando il tutto

$F = ((a \uparrow b) \uparrow (c' \uparrow d) \uparrow (c \uparrow f)') \uparrow g'$

* questo passaggio è la definizione dell'operatore $\uparrow$ (NAND) (opzionale)

SINTESI A NAND DI UNO XOR

Operazione di XOR: $A \oplus B = A!B + !AB$

$U = ab' + a'b$

$\downarrow$ passaggi

$U = (a \uparrow (a \uparrow b)) \uparrow (b \uparrow (a \uparrow b))$

SINTESI A NOR

Notazione NOR: $\downarrow$

Si può effettuare la sintesi a NOR a partire da una espressione PS.

Anche in questo caso, se la PS è irriducibile allora lo è anche in NOR.

I passaggi sono analoghi a quelli del NAND:

$F = (a' + b' + c) \cdot (d' + e) \cdot f' \cdot g$

$\downarrow$ definizione dell'operatore $\downarrow$

$F = (a' \downarrow b' \downarrow c)' \cdot (d' \downarrow e)' \cdot f' \cdot g$

$\downarrow$ I e II de Morgan

$F = ((a' \downarrow b' \downarrow c) \downarrow (d' \downarrow e) \downarrow f \downarrow g')'$

$\downarrow$ definizione dell'operatore $\downarrow$

$F = (a' \downarrow b' \downarrow c') \downarrow (d' \downarrow e) \downarrow f \downarrow g')'$

SINTESI A NOR DI UNO XNOR

Definizione di uno XNOR: $A \odot B = (A!B) \uparrow (!AB)$

$U = (a + b') \cdot (a' + b)$

$\downarrow$ passaggi

$U = (a \downarrow (a \downarrow b)) \downarrow (b \downarrow (a \downarrow b))$

XOR

Come detto, è un operatore di restituzione 1 solo se i due ingressi sono diversi. Lo XOR non è funzionalmente completo, richiede anche L'AND e l'uso della costante 1 (per realizzare il NOT).

Proprietà interessanti:

- $a \oplus 1 \longrightarrow$ NOT a
- $a \oplus 0 \Rightarrow a$
- si può utilizzare per realizzare l'uscita somma dell'Half-Adder
- simbolo: 

APPLICAZIONE (ESEMPIO) DELLO XOR PROTEZIONE DELL'INFORMAZIONE



- segnale analogico in ingresso
- corrispondente segnale digitale binario

Ricordiamo che, sebbene il segnale binario sia più robusto ai disturbi, il disturbo potrebbe essere abbastanza forte da alterare il valore da H a L (o viceversa).

Si supponga di trasmettere 3 bit: x_0, x_1, x_2 (ad esempio, numeri binari da 0 a 7). Se durante la trasmissione del valore "7" un disturbo altera x_2, allora al posto che arrivare "7" (111) arriva "3" (110). Il ricevitore non può sapere di questo è un errore.

x_1 \ x_0	00	01	11	10
0	0	1	3	2
1	4	5	7	6

Per ovviare al problema, introduciamo un bit "p". Imponiamo che le configurazioni locali siano a distanza (almeno) 2 l'una dall'altra, e supponiamo che il mittente invii solo configurazioni locali. In questo modo, l'alterazione di un solo bit farà arrivare al ricevitore una configurazione illecita

p, x_1 \ x_0	00	01	11	10
00	0	E	3	E
01	E	5	E	6
11	4	E	7	E
10	E	1	E	2


Es. il mittente invia solo configurazioni locali (0000, 1100, ...). Se un bit arriva sfalsato (a vuota ricevitore è in grado di identificare solo un cambiato bit sfalsato) allora la configurazione avrà distanza uno dalla configurazione inviata e da conseguenza sarà illecita

Es. voglio mandare 1100 (3) $\Rightarrow$ a sfalso $x_2 \Rightarrow 1110$ è configurazione illecita


Una rete combinatoria di questo tipo, che restituisce 1 in caso di combinazioni illecite, o altrimenti, può essere realizzata attraverso degli XOR. Tale tipo di rete prende il nome di CHECKER.

Mediante dalla mappa di Karnaugh, che c'è l'errore solo quando il numero di 1 nella configurazione d'ingresso è dispari.

Il bit "p" non viene "elettronicamente" memorizzato ma deve essere generato in modo tale da rendere pari il numero di 1 delle configurazioni



Il ricevitore processerà x_0, x_1, x_2 e p, e restituirà il segnale originale e un errore E in caso sia sfalsato



XNOR

Operatore che restituisce 1 solo quando i due ingressi sono uguali

può essere utilizzato per confrontare configurazioni binarie

XNOR = "XOR negato"

RETI COMBINATORIE SINTESI

SINTESI: BILANCIA

Sintesi tramite tecniche riguardanti la velocità. Per far ciò il progettista utilizza componenti, già di fornitori, per comporre il test, vedi ad esempio come specifica la sintesi mediante uso di moltiplicatori massimizzati

SINTESI CON DECODER

Decoder => rete combinatoria con n bit di controllo e 2^n uscite. Una sola uscita alla volta è (a seconda della configurazione dei bit di controllo). Un multiplexer da n^2 non può una specifica configurazione in ingresso => il decoder è un specificatore di mintermini.

Esempio: FULL-ADDER

a	b	c	S	R
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$S = \bar{a}\bar{b}c + \bar{a}b\bar{c} + a\bar{b}\bar{c} + abc$

$R = \bar{a}bc + a\bar{b}c + ab\bar{c} + abc$

Basta far corrispondere tutti gli ingressi in una determinata => per ogni configurazione a seconda solo 1 delle possibili => Con n+1 mintermini con 2 S e R

Vedi la slide per capire meglio

(La applicazione)

Molto ricorda che la sintesi canonica è da il costo minimo sia hardware non da meno addirittura nella tabella di Karnaugh

SINTESI CON MULTIPLEXER

La sintesi canonica si basa sulla sua duale espressione canonica (prodotto di maxtermini, somma di mintermini) con: Max Pol. Somma ignorati una espressione delle ignorati, più efficiente della sintesi canonica, da considera a mintermini di maxtermini.


A tale fine si può utilizzare il Mux in due modi:

- Mux come rete programmabile
- Albero di Mux, utile nel caso di funzioni con tante variabili d'ingresso, a discapito di prestazioni temporali (a cui è simile a che si semplifica) Ritardi cumulo uno non ottimizzazione del costo. Questo processo si basa sul teorema di Shannon.

Molto ricorda che un mintermine è un prodotto logico in cui compariamo tutte le variabili.

MUX A 2 VIE COME RETE COMBINATORIA PROGRAMMABILE

A mux, pins, due valori in ingresso, è un grado da portarne una sono sulle uscite



Per memoria ogni ingresso dal moltiplicatori transistor funzionano a usando il segnale di controllo x come segnale d'ingresso in tal senso si passa da MUX programmabile.

In un MUX, ogni ingresso è collegato in AND a un mintermine di controllo

Ogniuno di sui si possono controllare le espressioni generiche

x_1	x_0	F
0	0	F(0,0)
0	1	F(0,1)
1	0	F(1,0)
1	1	F(1,1)

Quella scelta SE, somministrano ingressi come descritto

=> Mintermini - mintermini per cui F=1 vale 1.

Non pure la mano uno è insegnante (programmabile)

Mano combinando a piacere F(1) possiamo come descritto con AND i mintermini per ogni posti. Nelle valori della funzione. Dando per vere solo quelle 1 e F è sottomissione vedile che fa un MUX. Tale espressione da corrispondente tutti i mintermini a presenza con un valore di una determinata funzione è opposto della espressione generale. Si può fare una cosa analoga, con OR al posto degli AND, per la sintesi PS.

APPROFONDIMENTO: MUX CON N CONTROLLI (CASO GENERALE A QUALSIASI N)

Dovendo l'espressione generale (nella somma SP) è una somma di tutti i mintermini di n ingressi.

$$\Rightarrow U = \sum_{i=0}^{n} m_i \cdot F(i)$$

$$\Rightarrow \sum_{i=0}^{n} x_0 \ldots x_n \cdot m_i$$

Molto in una rete programmabile

- Le variabili d'ingresso vengono da segnali di controllo ($x_1, x_0, \ldots$)
- i^{esimo} bit di programmazione in cui definisce come il comportamento funzione di ingressi del mux

Per esempio


$F(x) = F(0), F(1), \ldots$ funzione passo (es. somma)

$x_0, x_1, \ldots$ ingresso variabile (non di programmazione)

Il mux restituisce una specifica $F(i)$ a seconda dello compilazione $x_0, x_1, \ldots$ in ingresso.

Es

x_1	x_0	F
00	0	F(00)
01	0	F(01)
10	0	F(10)
11	0	F(11)



=> Posso mandare qualsiasi funzione in ingresso, a parte scrivere di quale sia sopra con valori vero/falso mandati da x_1 e x_0 a parte di MUX programmabile.

$F(x_0), F(x_1), \ldots$ sono detti bit di programmazione

x_1	x_0	F	per fare se dovessimo conoscere quando F vale 1.
00	0	F(00)	Non sapendo quando vale a priori, F(..), possiamo
01	0	F(01)	mettere in una tutti, non F, e poi sommarli.
10	0	F(10)	
11	0	F(11)	Mettiamo in una tutti, non F, e poi sommarli.

=> Se F_i vale 0 allora somministriamo il non compreso il resto non; nell'espressione (che è giusto da definizione di SP).

$U = \sum_{i=0}^{n} m_i \cdot F(i)$ => Sintesi: specifica

Si tenga dunque della somma non F. in ingresso mandando i segnali da controllare su S_i stessa con i MUX

ALBERO DI MUX

Quando si hanno molte variabili la funzione può diventare molto complicata. Ci si considera il I. di Shannon, che permette di scomporre in una somma una di variabili in due funzioni di n-1 variabili, nel seguente modulo:

$$F(x_0, \ldots, x_n) \xrightarrow{\text{SS:}} \bar{x}_n F(x_0, \ldots, \bar{x}_{n-1}, 0) + \bar{x}_n x_n F(x_0, \ldots, \bar{x}_{n-1}, 1)$$

$$\xrightarrow{\text{PS:}} \bar{x}_n + F(x_0, \ldots, \bar{x}_{n-1}, 0) \cdot \bar{x}_n + F(x_0, \ldots, \bar{x}_{n-1}, 1)$$

Le $F(x_0, \ldots, \bar{x}_{n-1}, 0)$ e $F(x_0, \ldots, \bar{x}_{n-1}, 1)$ sono sono mai certe dal MUX programmabile, funzioni da due mux somministrano a precedente valori.

=> Si può realizzare il I. di Shannon con un MUX a 2 vie, con $F(x_0, \ldots, \bar{x}_{n-1}, 0)$ e $F(x_0, \ldots, \bar{x}_{n-1}, 1)$ ingressi e x^n come unico segnale di controllo.


Vedi schemino

- Prendiamo la funzione $F(x_0, x_1, x_2)$
- E da Shannon usando x_0 (SS)

$\Rightarrow F(x_0, x_1, x_2) = \bar{x}_0 x_0 + F(\bar{x}_0, x_1, x_2) + x_0 \cdot F(\bar{x}_0, x_1, x_2)$

- Ricordiamo poi semplicità le due F_i e F_2

$\Rightarrow F(x_0, x_1, x_2) = \bar{x}_0 x_0 + x_1 \bar{x}_0 x_2 + x_0 x_1 x_2$



Ricapitolando mediamente il I. di Shannon.

$F_0 = \bar{x}_1 \underbrace{(0, 0, x_2, x_3)}_{F_0} + x_1 \underbrace{(0, 1, x_2, x_3)}_{F_1}$

$F_1 = \bar{x}_1 \underbrace{(1, 0, x_2, x_3)}_{F_2} + x_1 \underbrace{(1, 1, x_2, x_3)}_{F_3}$

$\Rightarrow F_0 = \bar{x}_1 \bar{x}_0 + x_1 \bar{x}_0 \qquad F_1 = \bar{x}_1 x_0 + x_1 x_0$

$\Rightarrow F(x_0, x_1, x_2) = \bar{x}_0 \bar{x}_1 + x_1 \bar{x}_0 x_2 + \bar{x}_1 x_0 + x_1 x_0 x_2$

$= \underbrace{\bar{x}_0 \bar{x}_1 + x_0 x_1}_{\text{raggruppiamo da un albero di MUX a livello di due livelli / MUX a 4 vie}} + \bar{x}_1 x_0 + x_1 x_0 x_2$

Da qua posso costruire il I. di Shannon a sotto-livello (nel caso di un MUX) o n^{th} sotto-livello nel caso di 2^n vie)

Caso	a	b	c	Casi
	0	0	0	0
	0	0	1	1
	0	1	0	2
	0	1	1	3
Caso	1	0	0	4
	1	0	1	5
	1	1	0	6
	1	1	1	7

- Scelgo il bit d'ingresso più significativo da usare come segnale di controllo del MUX (ES c=a)
- Divido il blocco in due sottoblocchi nel primo in cui a=0 e l'altro a=1
- Espletiamo a sotto-schemino della due sottoblocchi e le pongo entrambi nel MUX

$\Rightarrow$ Caso $= \underbrace{\bar{a}}_{\text{Caso}} \underbrace{(b, c)}_{\text{Caso}} + \underbrace{a}_{\text{Caso}} \underbrace{(b, c)}_{\text{Caso}}$




Conoscendo fa molto il sotto-schemino

RETI COMBINATORIE ALLA BASE DI SISTEMI DIGITALI COMPLESSI

- Buffer tri-state
- Decoder
- ALU (aritmetica and logic unit)

BUFFER TRI-STATE

Assumiamo linea di variabili possano assumere valori 0, 1, Hi-z, dove Hi-z è lo stato di alta impedenza



Hi-z è un valore di tensione non definito


=> per C=0 l'uscita è isolata

=> per C=1 l'uscita è uguale all'ingresso

Implementazione alternativa (* con C attivo basso)

I buffer tri-state sono componenti utilizzati in quanto permettono di propagare il segnale ma oppure non (Multiplexing Circuits)

Ricordiamo che il MUX a 2 vie decide quale fra due ingressi, vuoto propagato, partendo realizzare il seguente circuito:



Nella pratica non si può un vuoto mezzo, in questo buffer non sono una uscita segnata a Hi-z => cosa non corrispondente (mole di due segnale), non sono ancora in ingresso binario, che è poi quello che si usa nei sistemi digitali. Bisogna quindi fare di non avere due uscite diverse. Possiamo utilizzare una rete di due segnale binario decoder, e scegliere il tempo di durata (Hi-z => 0/1) e indagare del tempo di apertura (1/0 => Hi-z) (passaggio di dato in ritardo agli ingressi ne buffer), per evitare contrasti dovuti a questa differenza di impedenze utilizziamo una tecnica: prima del cambio segnale destabilizziamo tutti di buffer, in modo da poi che una passaggio di stato da avvenimento saranno quelle di destabilizzano (Hi-z => 0/1 di chi vuole), durante quando i contrasti non dovuti da impedenze diverse.

Molto si parla di:

- Abilitazione: quando l'uscita del buffer passa dal Hi-z a 0/1 (chiusura del circuito)
- disabilitazione: quando l'uscita del buffer passa da 0/1 a Hi-z (chiusura del circuito)

Un MUX costituito tramite buffer è detto "MUX distribuito" Tali MUX sono componenti importanti in sistemi dove un circuito minimizza da convergenza distribuita, dove accedere a un canale comune. Es nella CPU viene usato un unico canale di comunicazione dei (bus dati) per trasferire le informazioni tra memoria e componenti hardware.

Tale tipo di MUX consente anche di ridurre drasticamente il numero di segnali, mantenendo inalterato le prestazioni temporali

Vedi la slide per una applicazione pratica

Lezione 04/11/25

Per riassumere l'utilità delle reti combinatorie (che non tengono conto del passato) nei processori avviene in diversi modi, tra cui

- Buffer tristate: porta logica che consente il passaggio o meno dell'ingresso tramite un segnale di controllo, basandosi sulla logica ternaria ($\in 0, 1, Hiz\}$). Consente il collegamento di più componenti a un unico canale, a patto che un solo tristate alla volta sia abilitato (altrimenti si ha cortocircuito)
- Memorie: dispositivi in grado di immagazzinare informazioni. Tali informazioni sono accessibili tramite indirizzi, che sono selezionati mediante dei decoder, che vanno a selezionare gli indirizzi
- ALU: componente della CPU (è il cuore della CPU) in grado di eseguire sia operazioni aritmetiche sia operazioni logiche. Realizzabile a partire da un ADDER


GUIDA ALL'ESAME PT. 2

Questa parte, sulle reti combinatorie, sommato all'esercizio sui codici (parte 1), copre il 50% del voto (7/14 della parte di teoria)

1) Realizzare un half-adder usando
- il n° minimo di gate (si possono usare anche operazioni non-booleane)
- SP di costo minimo

2) Disegnare lo schema logico di un full-adder usando
- un MUX come rete programmabile
- due HALF-ADDER opportunamente connessi
- espressione SP di costo minimo

PROVA X CASA



NOR

0 0	1
0 1	0
1 0	0
1 1	0

ab \ c	0	1
00	0	0
01	1	0
10	1	1
11	0	1

$z = ac' + bc$

GUARDARE LA CONTINUAZIONE

Lezione

FENOMENI TRANSITORI NELLE RETI COMBINATORIE


Le reti combinatorie non dipendono dalle elaborazioni precedenti. Tuttavia sono soggette a ritardo. Questo è dovuto al tempo di elaborazione.

Transitorio = intervallo di tempo in cui la rete potrebbe non dare quello che vogliamo ⇒ può avere effetti indesiderati sul resto del sistema

Si ricorda che la simultaneità di due eventi è impossibile. Due ingressi non possono cambiare nello stesso istante. Il cambiamento di due variabili è una semplificazione a disegno due ⇒ nella realtà sono due spostamenti, da ottomia 1 uno dopo l'altro. Tale serie di spostamenti è detta "corsa". Questo può essere un bene o un effetto indesiderato ("glitch"). Non si può prevedere quale dei due ingressi cambi prima.

Es: sono in a=1, b=1, I_3=1 ⟶ U=1. Se b=0 e I_3=0 cambiano, e I_3 cambia per primo, ho un istante in cui a=1, I_3=0, b=1 (e non si andrà arrivato I_3 aggiornato) ⇒ U=0 per un istante. Noto che se fosse cambiato prima b non si sarebbero stati problemi (U non sarebbe diventato 0 neanche per un istante)

ab / I_3	00	01	11	10
0	0	0	0	1
1	0	1	1	1



⇓

una corsa può dare dei problemi o può anche non darne


↓

nelle reti sequenziali questo è un problema, in quanto possono andare a "sporcare" la memoria (la storia) della rete sequenziale.

Dunque questo può essere un imprevisto dovuto alla natura della segnale in ingresso. Tuttavia c'è anche un altro problema legato a glitc e il loro tempo di elaborazione, che si presenta anche nelle reti combinatorie:

Transitorio = intervallo di tempo in cui la rete potrebbe non dare quello che vogliamo = somma dei ritardi dei gate

Ritardo = ritardo fra la reazione dei valori in ingresso e l'aggiornamento dell'uscita




↳ si intuisce come ritardo del sistema il ritardo delle serie di componenti più lunga

⇒ le tabelle e le mappe di K usate finora descrivono un caso di transitorio istante t che descrivono come è effettivamente l'uscita finale) ma nel periodo di transitorio si possono verificare dei glitch. Gli effetti indesiderati dovuti ai ritardi di elaborazione sono detti ALEE

ALEE STATICHE: durante il transitorio l'uscita assume temporaneamente un altro valore

es:




← inverto 1 ⟶ ritardo ⟶ 1


cambio l'ingresso ora ⟶ ritardo ⟶ 0


↑


durante il ritardo ho ancora 1!
































































LEZIONE 11 / 09 / 25

RETI SEQUENZIALI

Alti il suo comportamento dipende dalla storia degli ingressi precedenti. Esempio: lampada a tempo (scalinata).

Per memorizzare la storia una componente di ritardo in un circuito va messa in uscita all'elaborazione fatta, è necessario che l'informazione sia in uscita.



Variabile di uscita e di stato.



Una qualsiasi rete sequenziale può essere scomposta in due funzioni principali:

- F: descrive il comportamento dell'uscita in dato tempo. Dipende dallo stato e **esplicitamente** dall'ingresso
- G: descrive come lo stato evolve e commuta (= come si trasforma) → Anche stato evolve in. Dipende dallo stato attuale e dall'ingresso.

Reti sequenziali asincrone → non è regolata da clock/orario, ma è il circuito stesso reagisce non appena un segnale di ingresso cambia. Complicazione: se ingressi (2) in ingresso sono usati + in relazione tra diversi di elaborazioni è difficile il controllo in ingresso → così è spesso meglio stato magico. Ingresso non è sempre cambiato → la relazione tra cambio in dato ingresso, cambiamento in uscita non sempre sono di facile una misura (ingresso)

Reti sequenziali sincrone → sono regolate da un clock/orario e modificano i dati presenti in ingresso (differenti)



Rete sequenziale sincrone

Se dà un'uscita Y_k e Y_k è funzione della funzione F e G, dovuta dal clock.



Ricevo ingresso in rete sequenziale asincrone, ma non le rete sequenziale sincrone se T (clock) è troppo $\gg$ T_p

RETI SEQUENZIALI MINIMALI

Il comportamento di una qualsiasi rete sequenziale può essere descritto da una macchina a stati finiti, descritta da una specifica formale (I, U, S, F, G) con:

I, U insiemi finiti costituiti rispettivamente di ingressi e stati

F, G funzioni di cui almeno F è S







Per ogni spazio ingresso-stato, si determina una stessa futura e da corrispondenza una stessa uscita

Ideale originale

Rappresentazione del comportamento di un sistema

↝ Ideale $//$ com. O = modo

A ogni stato è associata una moda: a ogni ingresso in accesa un ramo uscente da ciascuna moda. Per ogni stato, ogni ramo uscente indica quale stato si deve evolvere in seguito all'elaborazione data rete, è il valore di uscita. Tutti stato è detto stato degli stati. O diagramma degli stati (dds)

Esempio lampada

Possiamo permanere in A (ingresso = 0 lampada spenta) o in B (ingresso = 1 lampada accesa) → in questo caso lampada spenta → in questo caso lampada spenta, possiamo rimanere in A (ingresso = 0) o andare in B (ingresso = 1)



Stesso modo stato uscita $(0,1$. Se premuto il pulsante $(1,)$ l'uscita va a 1 ($\rightarrow$) perché modo stato B su cui ho premuto premendo a una uscita. Se mantengo $(1,1)$ (tengo premuto mentre) la uscita è ancora 1 (rimango in B, $\rightarrow$ mi mantengo stato). Se rilascio (ingresso $= 0$, $\rightarrow$ vado nello stato $0, \ldots$

Una rete sequenziale può essere descritta in una delle seguenti:

- Macchina di Mealy: può cambiare in una qualsiasi istante dell'ingresso non è detto stato attuale
- Macchina di Moore: può cambiare solo se cambia lo stato interno

Mealy

Moore

La rappresentazione stato a transizione visibile precisa. È una macchina di Mealy, in cui le frecce senza rappresentano degli stati. Vediamo come è rappresentata una data stato macchina di Moore. Tutti rappresentati da modo.



Se l'ingresso va a 0 (diventa il pulsante). Torna in uno stato in cui non è più 1 e il valore che 1, il modo dovrà a cambiare 1. A vedo un 1 (se ho premuto a 1) non si l'ingresso cambia va a 0 modo 1 è dipendente da stato dell'ingresso

Rappresentazione dell'attraverso temporale formale precisa di modo



Analogamente reti, molti tabelle di flusso stabile di Mealy sensibili. Supporti stabili - stato evolve di Moore non stabili.

Mealy



Stato presente

Stato futuro

ES con Mealy





Ricordo la stato attuale e $A \rightarrow$ l'uscita vale

ES con Moore





Stato futuro

Sorgi ora la necessità di assegnare ad stati binarie variabile binarie. ES code_1 assegnazione A,B,C,D rendendo $\log_2$ variabile $(0,1,2,3 \rightarrow 0 \rightarrow \log_2 = 1)$ y_1 e y_2 ↝ ad $00, 01, 11, 10$



Ho dunque ancora il problema di passare da una stato all'altro



Si può fare anche l'analogo per Moore

Sintesi di reti sequenziali minimali

Esempio (Mealy)



Assegnamento



Mappe di Y_k

mappe di y_1

mappe di U



Dalle precedenti mappe sono stati ricavati i valori di Y_k e U con le minimizzazioni

Implementazione: y_1 y_2 I

$Y_k = \bar{y}_1 y_2 x + y_1 y_2 \bar{x} + y_1 \bar{y}_2 x + \bar{y}_1 \bar{y}_2 \bar{x}$

$U = y_1 \bar{y}_2 x + \bar{y}_1 y_2 x$

Eliminazione di $\bar{x}$ e di x da ogni espressione (in comune x ed $\bar{x}$)

$Y_k = \bar{y}_1 y_2 + y_1 y_2 + y_1 \bar{y}_2 + \bar{y}_1 \bar{y}_2$

$U = y_1 \bar{y}_2 + \bar{y}_1 y_2$

Le reti statiche hanno un problema nelle reti sequenziali minimali perché la corrispondenza stretta che generano rimane presente dello esterno, ma è quando cambiano stato stesso dello stesso una determinata → trasformata in stato attuale diventato e quello di ingresso esterno

Una volta realizzata $\rightarrow$ livello pratico una rete, come è possibile determinare sono corretta: quali stato sono quelli stato. Per questo vi deve aggiungere un circuito detto di sincronizzazione, in forma di clock e una determinata stato (es. A (0a)) (generato solitamente dallo stesso)

È necessario, perché in stato per accedere a una di una rete bisogna che sono soddisfatti due sono requisiti fondamentali



Condizioni sempre presenti una rete per ripetere se si passerà in uno stato successivo o corso stesso

Se cambio presente y_1 , stato in un stato 01 e stato futuro 00 → ingresso per y_1 è sempre 0 →

Lo stato potrà effettivamente alla stato in una determinata condizione

$\rightarrow$ Se invece y_1 è 1 → stato presente futuro

Stesso ragionamento da fare a y_2 se siamo in posizioni per stati instabili. La scelta è critica sempre: a passaggio da uno sono-posizione stabile può portare a stati / configurazioni instabili errati, dovendo di realizzare completamente nuovo - formalizzazione di determinate gli ingressi.

Nella realtà pratica ingressi sono fatti quando non si può garantire la

Lezione 12/11/25

CASSAFORTE ASINCRONA

Si vuole realizzare una cassaforte che si apre con la sequenza di due ingressi X_1 e X_0 $\quad 01 \to 00 \to 10$



Costruzione tabellare

X_1X_0 / y_1y_0	00	01	11	10	$\bar{z}$
A	A	B	A	A	0
B	C	B	A	A	0
C	C	A	A	D	0
D	A	A	A	D	1

codifica: A:00 B:01 C:11 D:10

X_1X_0 / y_1y_0	00	01	11	10	$\bar{z}$
00	00	01	00	00	0
01	11	01	00	10	0
11	11	00	00	10	0
10	00	00	00	10	1

Percorso da fare (sequenza)

X_1X_0 / y_1y_0	00	01	11	10	$\bar{z}$
00	(00)	01	00	00	0
01	11	01	00	10	0
11	11	00	00	10	0
10	00	00	00	(10)	1

Problema: nel grafo A e C sono adiacenti (cambiano direttamente) ma non sono vicini di adiacenti (A ↛ C, C ↛ A)

Supponiamo di partire da stato C, codificato 11. Arriva un ingresso $01 \to$ si dovrebbe andare in A, ma direttamente in B

$11 \to 00 \to 01$

$X_1 \neq X_0$ mani combiciamo insieme

$\to$ si cambia prima X_1 $\quad 11 \to 01 \to$ va direttamente in B (non è un problema)

$\to$ si cambia prima X_0 $\quad 11 \to 10 \to$ va in D (giusto, in D $\bar{z}=1$ $\Rightarrow$ la cassaforte si apre per un istante) $\to$ poi cambia è va in $00 \to$ l'ingresso è sempre $01 \to$ va in B

Possiamo provare a cambiare entrambe (es: A: 00, B: 10, C: 11, D: 01) ma necessiamo delle 24 possibile codifiche può risolvere il problema, perché nel grafo tutti gli stati sono adiacenti ad A



L'unico modo per risolvere il problema è a tentativo. Se in C arriva 10 (passo in B, da cui riparto in A), se arriva 01 passo direttamente in B

Questo passaggio è chiaramente non sempre possibile

Un altro modo per risolvere il problema è introducendo stati (variabili) (vedi slide per esempio). Così però aggiungo dei ritardo (e sono più stati per due passaggi).

Nel nostro esempio avrebbe a fattore moltissime delle criticità:



B stabile per ingresso 01 $\to$ arriva ingresso 10


C stabile per ingresso 00 $\to$ arriva ingresso 11

D stabile per ingresso 10 $\to$ arriva ingresso 01


Sappiamo che se in B c'è 01, che lo rende stabile, i bit di tale ingresso non cambiano mai insieme $\to$ A non andrà mai nella casa in cui dovrebbe andare (si arriverebbe 10. Stessa cosa per C e D, dunque poi siamo costretti tali stati finali: nulla tabella con delle indifferenze

$\Rightarrow$

X_1X_0 / y_1y_0	00	01	11	10	$\bar{z}$
00	00	01	00	00	0
01	11	01	00	—	0
11	11	00	—	10	0
10	00	—	00	10	1




Notiamo però che per tre combinazioni di ingresso $\overline{X_1X_0}$ è stabile (riquadro A (00))




$\Rightarrow$ Non possiamo risolvere il problema attraverso indifferenze (dovremmo mettere indifferenti per 01) (?)

$\Rightarrow$ notiamo comunque che A è l'unico stato stabile per 3 configurazioni di ingresso (le altre solo per una) (es: 01, C per 00, ..) (stabile per un ingresso = per quell'ingresso lo stato futuro = stato presente)

$\Rightarrow$ Sfruttiamo A un'ice stato-stato, ma un ogni stato è stabile solo per una delle 3 configurazioni d'ingresso "è stabilità"



Colleghiamo 00- D-A; per l'ingresso 00, B-A; per l'ingresso 11; B-A; per l'ingresso 11






$\Leftarrow$ diagramma degli stati primitivo

$\Downarrow$

Significa che ogni stato è stabile per una sola configurazione di ingresso

$\Rightarrow$ Ricostruiamo ora per bene il diagramma degli stati della cassaforte

Es, questa volta primitivo



X_1X_0 / y_1y_0	00	01	11	10	$\bar{z}$
A	A	B	—	F	0
B	C	B	E	—	0
C	C	B	D	—	0
D	A	—	D	A	1
E	—	B	E	A	0
F	A	—	E	F	0

codifica A:000, B:001, ...

Notiamo questo corso critica, ovvero passaggio da stato presente nello stato di partenza - stato di arrivo in posizioni adiacenti (da A a B posizioni adiacenti, ovvero 1 in posizioni) ovvero il nuovo stato alla fine nullo stato desiderato (da E un problema).

Es A $\to$ F $\quad 000 \to 111$

Es: Cambia prima $y_2 \Rightarrow$ 100 $\Rightarrow$ ingresso arriva 10 $\Rightarrow$ arriva in D $\Rightarrow$ D è stabile per 10 $\Rightarrow$ resta in D $\Rightarrow$ corso critica

Cambio prima $y_0 \Rightarrow$ 001 $\Rightarrow$ ingresso 10, $\Rightarrow$ arriva in B $\Rightarrow$ B è in B coll. sparendo una indifferenza $\Rightarrow$ problema (corso critica)

$\hookrightarrow$ corse critiche:

- corsa F→A
- corsa A→F

Queste corsie

$\downarrow$

Analogamente a 3. possiamo risolvere anche le altre due corse critiche (B→E, E→B)

X_1X_0 / $y_2y_1y_0$	00	01	11	10	$\bar{z}$
A	000	001	—	100	0
B	001	—	011	—	0
C	010	001	—	110	0
D	011	001	—	111	1
E	110	—	011	111	0
F	111	101	—	111	0
	100	001	011	111	
	101	001	—	111	

Risolviamo le corse introducendo uno stato per ogni stato di una stabile non instabile che si basa non direttamente allo stato di arrivo di una stabile non instabile, ma passando per uno stato intermedio

Passo ora formulare le mappe di Karnaugh. Costruiamo una mappa per ogni bit dello stato di uscita

Es. per y_2 $\quad$ Spesso la tabella va divisa orizzontalmente

X_1X_0 / $y_2y_1y_0$	00	01	11	10
A	000	001	—	100
B	001	—	011	—
C	010	001	—	110
D	011	001	—	111

X_1X_0 / $y_2y_1y_0$	00	01	11	10
E	110	—	011	111
F	111	101	—	111
	100	001	011	111
	101	—	—	—

as stato A (000) $\Rightarrow$ arriva $\to$ devo andare in 100

$\Rightarrow$ per y_2 dello stato successivo A, y_2 vale 1

$y_2 = \bar{x}_1 x_0 + x_1 \bar{y}_2 y_0 + y_2 \bar{y}_1 + y_2 \bar{y}_0$

Mappa di $\bar{z}$ (tabella di Karnaugh dell'uscita)

y_2y_1 / y_0	0	1
00	0	—
01	0	—
11	0	—
10	1	0

$\Rightarrow \quad \bar{z} = \bar{y}_2 y_1 \bar{y}_0$

identici da quelli della tabella precedente $\Rightarrow$ non le ricostruiamo

Nelle reti sequenziali, una volta che lo stato è stabilizzato, all'ingresso che ne controlla il cambiamento viene data spesso. Questo comportamento è detto "di tipo 4" e un cambiamento dell'ingresso corrisponde un solo cambiamento dell'uscita


Tipo 1: Cambiamento ingresso $\to$ numerosi bruschi di cambiamenti dell'uscita

Tipo 3: Cambiamento ingresso $\to$ condizioni cambiamenti dell'uscita $\Rightarrow$ l'uscita oscilla finché raggiungerà una valore stabile

Con reti sequenziali asincrone è possibile realizzare reti completamente di tipo 4. Per ottenere una rete sequenziale di tipo 4 è sufficiente (ma non necessario) partire da un diagramma degli stati primitivo

Lezione 18/11/25

Latch SR




Si suppone che S,R non siano mai 11 (che S=R=0 sempre) e che S e R cambino uno alla volta


Indicazioni S,R Usate: !S, !R

Possiamo interpretarli i 2 NAND in serie e !R in retroazione:

Y= stato futuro
y= stato presente
(Y diventa y)
La rete vista stabilisce lo stato Y : rete G
La rete vertice stabilisce !R : rete F








De Morgan: NOR → NAND




Espressione di G: $Y = S + \overline{R}Y$ ⇒ Rete di Mealy

Espressione di F: $\overline{R} = \overline{(S+RY)}$ $R = \overline{R}Y$

Da qui passo ricavabile le T.d.V. (ragionando per y(t)=0, SR non 11)



mappa di Y





mappa di !R



mappa di Y

Ricaviamo la Tabella di flusso (T.d.f) (tabella delle transizioni)






⇒ combinazioni da stabilità

↳ Y prima bit → resto nulla risto o o meno

Da qui ricavo il ddS



stato 1

Es. 11,10

Y 1,10

Notiamo che SR = 10 ⇒ lo stato viene impostato a 1

SR = 01 ⇒ lo stato viene impostato a 0


⇒ Il Latch SR è una memoria a un bit


⇒ Quando S=1 porta lo stato a 1 ⇒ SET

⇒ Quando R=1 porta lo stato a 0 ⇒ reset

⇒ Quando S=0 e R=0 lo stato rimane invariato

Studiamo ora l'effetto sul solo Y:






solo Y




Stato 1 (Y=1) ⇒ arriva 01



Stato 0 (Y=0) ⇒ arriva 10

⇒ si può notare in generale che ogni combinazione delle coppie valore SR porta in uno stato stabile ⇒ comportamento di tipo 1

Guardiamo ora alle uscite (Q e !Q) Come visto, possiamo mettere delle indicazioni sulle uscite derivate i transistors



- posizioni stabili
- transitori

Ragionamo sulle sole uscite

mappa di Q

In corrispondenza di stabilità Q e !Q sono uguali tra loro, uniscono il stato opposto

Espressioni: $Q = y$

mappa di !Q

Espressioni: $\overline{Q} = \overline{y}$

Il comportamento della rete segue dunque il modello di Moore

costruiamo il modello di Moore

↳ $Y = S + \overline{y}R$

switch a NAND

passaggi

Dunque, il latch SR è una rete sequenziale asincrona in cui struttura segue il modello di Mealy, ma transitori stimoli si comporta secondo il modello di Moore

⇐ equivalente il Latch SR a NOR, ma abbiamo effettuato la dimostr.

Stima della durata dei transitori del Latch SR

Ci serve per capire entro quale ipotesi il comportamento del latch SR è quello descritto

Supponiamo inizialmente $y=0$ e $SR=00$

Arriva $\overline{SR}$ → Inizio del transitorio $y=1$

$\Rightarrow$ l'oc elaborata $\xrightarrow{T_2}$ NAND di R e $\overline{y}$ (retroazione) $\xrightarrow{T_1}$!oc elaborata

Il numero !R : S $\Rightarrow$ $T_3 + T_2 + T_1$

Latch CD

Rete in grado di memorizzare un segnale D. Si può realizzare a partire da un Latch SR

C:1 → campiono D C:0 → memorizzo il valore salvato in memoria

$\Rightarrow$ $\overline{C} + \overline{!C}$, le Usate, procediamo una vista sul tail in memoria

$Y = \overline{CD}\,!y\overline{C}+yD$

Se C, il segnale di controllo, vale 0, allora S e R varranno zero. Altrimenti, se C vale 1 l'latch SR memorizzerà il valore di D. È un meccanismo analogo a un segnale di Enable

Flip-Flop D

Memorizza a un bit caratterizzato da un segnale di clock e un ingresso D. Quando il segnale di clock va da 0 a 1 (fronte di salita) il FFD memorizza (campiona) il valore di D. Tale valore rimane invariato fino al successivo fronte di salita

Questo comportamento può essere realizzato con un doppio Latch SDR in cascata Master-Slave

V. sta usi bit di memoria

CK=0 · Arriva ck=1 → M memorizza D

· Arriva CK = 0 → S → S mem memorizza Q

⇒ Q finale coincide col valore precedente

CK 0→1 · Arriva ck=1 → M → M mem memorizza D, rimane lo stato precedente

· Arriva ck=1 → S → S memorizza lo stato precedente a la da in uscita

CK=1 · Continua ad essere la situazione precedente ⇒ S continua a permette in stesso valore di uscita. Stesso caso se CK cambia a 0, si ripete il passaggio iniziale (a continuo ad essere l'ultimo valore memorizzato)

CK (clock) è un segnale con periodo costante T


Essendo il FFD internamente composto da Latch SD, a loro volta composti da Latch SR, affinché non avvengano corse critiche il segnale D deve essere stabile

Tempo di Setup T_{SU} = tempo per cui il segnale D deve essere stabile prima del fronte

Tempo di Hold T_H = tempo per cui il segnale D deve essere stabile dopo il fronte

Lezione 19/11/25





Il problema è che quindi il segnale di clock arriva a questi
Quindi ho il problema per cui quando ho T_2 e T_3 che
Ma oppure la frequenza di clock, può capitare che
Il che vuol dire che quindi ho $T_2 \neq T_3$

RITARDO DI DISTRIBUZIONE Un metodologia di previsione del ritardo è quello per l'analisi del ritardo, è meno dell'ultimo dato che faccio da non abbiamo più bisogno di fare una sincronizzazione. A questo caso di dato "sincronizzato" è quello

- Schematico



- Indicazione di T_{ck} e T_{cq}



- Ritardo massimo e minimo (e. 19)

$T_1 = T_2$
$T_2 = T_3 = T_{ck}$
$T_3 = T_{ck} + T_{cq}$
$T_4 = T_{ck} + T_{cq} + T_{pd}$

- Frequenza di clock

Ora possiamo dire che la massima frequenza di clock per il quale il circuito non dà un problema di sincronizzazione (che è un dato che ci interessa) è pari a $f_{max} = \frac{1}{T_{ck} + T_{cq} + T_{pd} + T_{su}}$

- Frequenza di clock

Ora possiamo dire che la massima frequenza di clock per il quale il circuito non dà un problema di sincronizzazione (che è un dato che ci interessa) è pari a $f_{max} = \frac{1}{T_{ck} + T_{cq} + T_{pd} + T_{su}}$

Lezione 21/11/25

Al fine di studiare sistemi più complessi, raggruppiamo delle funzionalità di FFD

RESET Si è convenuto di rigenerare FFD a uno stato noto (solitamente 0)



ENABLE Abilita il funzionamento del FFD che altrimenti vale a conservare il FFD valore in un momento al quale precedentemente



Glitch di rete: Si crea a causa della sottovalutazione l'ingresso D, altrimenti anche il valore memorizzato (preso dall'uscita) cambierà

Rappresentazione dettagliata le funzionalità aggiuntive viste finora per un FFD

- Enable prioritario: Anche se ENABLE=1, se RESET=1 il FFD memorizza il valore prestabilito



- RESET prioritario: Anche se ENABLE=1, se RESET=1 il valore memorizzato è uguale a quello



A RESET viene spesso dato priorità in quanto questo è spesso usato durante la prima fase del ciclo dopo il RESET in assoluto così è necessario applicare il RESET immediatamente. Per rafforzare questo meccanismo la struttura interna del FFD



RESET permanente, va bene → A RESET

Caso in cui

RESET intermittente, va bene → A RESET

Caso in cui

Nota: Il simbolo ">" rappresenta il segnale (ingresso) di clock nel momento esatto dell'osservazione non (ancora) variato

REGISTRO EDGE-TRIGGERED

Dal momento che nei calcolatori l'unità minimale di informazione con cui abbiamo a che fare è l'insieme di byte, è necessario studiare componenti che operino con un bit in parallelo (o bit da "diverse misure").

Il registro edge-triggered è una rete che consente la memorizzazione di un bit in parallelo

Vi sono vantaggi nell'usare una rete di sincronia di FFD sincronizzati, con un FFD per ogni bit da memorizzare



È anche possibile progettare registri con ENABLE, RESET o altri accessori tramite stadi di FFD (p.es 3.3)



È possibile accendere transizioni anche in 2 modi (Slides 29, ...30) quando viene presa, ovvero da aggiungere un stadio di ritardo il mux, registro edge-triggered a 3 stadi dove nell'aggiungere un nuovo dispositivo alla FFD del registro, è aggiungere una seconda di RESET o Enable nell'aggiungere un nuovo bit (vedere slide 30 per maggiori dettagli)

Questo è vero e applicabile in qualsiasi caso, anche più complessi

REGISTRI A SCORRIMENTO (SHIFT REGISTERS)

Supponiamo di voler trasmettere 119 bit

Se il trasmettitore ha bisogno di avere un valore di uscita 119 bit insieme in modo tale a rischiare una rovina

Se il trasmettitore non sia così (119 vie di fuori) allora bisogna ripetere un solo bit alla volta (poco costo e più lento) ma la nostra maniera più comune. Un componente apposito che consente questo tipo di operazione è il shift register o più semplicemente registro a scorrimento o a spostamento.

Una regione a particolarità di permettere come una colonna di FFD in cascata

A ogni colpo di clock, il bit memorizzato "entra" nello stadio successivo



Esempio







A ogni di clock, il segnale diventa visto diverso. Se ho attempts visti un segnale a 4 bit (4x vari) in 4 cicli di clock, il risultato consiste in segnale a 4 bit posso solo se un prescelto da cinque con più di 4 bit diversi opposti diversi in 4 cicli (chiamo ciò con un 4 bit) ma richiede tempo (4 cicli di clock). Uno degli svantaggi è dunque in quanto in grado di memorizzare dei valori (secondo a un numero del suo elemento a dei precisi)

Simbologia 

Uno shift-register può avere collocato in diversi modi (SISO,PISO,PIPO, SIPO)

Modelli, 5 passi brevi

- Aggiungere un segnale di LOAD, che abilita il caricamento di un bit da volta (significativo) negli FFD in sovrapposizione a possibile (circa 4 bit passati (1,2,...,n))



Aggiungere un segnale LFR (left/right) in cui segnale 0 o 1 determinano in avanzare verso sinistra, altrimenti verso destra



Dunque, ricapitolo sono nel da permettono la memorizzazione di più di un bit alla volta. Dal momento, una possibile potenziale vuole trattare più di una volta n. Può voler un registro edge-triggered. Se i bit vengono memorizzati uno dietro l'altro (ad es. uno sinistro) per essere visti solo una determinata posizione, più a più volte su un 4 bit di clock, uno shift-register può memorizzare più di 4 bit memorizzati insieme valore.

Reti sequenziali e componenti di rete

Ricordiamo che questa componente descrive una rete che all'istante n un ingresso, produce un numero elementare di uscite

Un circuito a stati sequenziali, anche, ... non è la teoria da

- Retroazione non assolutamente dopo. Può avvenire in una copia dello stesso filo un valore, dal consegue. Es: w_1, w_2, w_3, w_4, w_5
- Inoltre vanno definiti bene anche determinati congiunti non ciclicamente dell'ingresso/elementi (dalla rete free-running)
- Il momento di stati determinano le capacità materiale dei componenti (si considera di $q(n) \in \{0,1\}^k$ con n bit di stato.

Es. 2.6 bit





Automi (Codici)

Un automa è un tipo particolare di stato: y_1 è un certo stato q_2



y_1 è un certo stato

y_2 è un certo stato

y_3 è un certo stato

y_4 è un certo stato

y_5 è un certo stato

y_6 è un certo stato

y_7 è un certo stato

y_8 è un certo stato

y_9 è un certo stato

y_{10} è un certo stato

y_{11} è un certo stato

y_{12} è un certo stato

y_{13} è un certo stato

y_{14} è un certo stato

y_{15} è un certo stato

y_{16} è un certo stato

y_{17} è un certo stato